同步和異步時序電路都是使用反饋來產(chǎn)生下一代輸出的時序電路。根據(jù)這種反饋的類型，可以區(qū)分這兩種電路。時序電路的輸出取決于當(dāng)前和過去的輸入。時序電路分為同步時序電路和異步時序電路是根據(jù)它們的觸發(fā)器來完成的。在同步時序電路中，所有狀態(tài)變量的變化與通用時鐘信號同步。相反，在異步時序電路中，所有狀態(tài)變量的變化都是異步的，可能隨時變化。

　一、什么是同步時序電路？

　如果時序電路的所有輸出都隨著時鐘信號的有效轉(zhuǎn)換而變化，則這種時序電路稱為同步時序電路。因此，同步時序電路的所有輸出同時變化。因此，同步時序電路的輸出僅與通用時鐘信號的上升沿或下降沿同步。

　同步時序電路更可靠，因?yàn)樗鼈兊霓D(zhuǎn)換狀態(tài)總是可以預(yù)測的。然而，由于時鐘信號到達(dá)電路所有元件的傳播延遲，同步時序電路的運(yùn)行速度較慢。同步時序電路廣泛用于計(jì)數(shù)器、移位寄存器、存儲單元等。

　二、什么是異步時序電路？

　如果時序電路的部分或全部輸出相對于時鐘信號的有效轉(zhuǎn)換不發(fā)生變化，則這種類型的時序電路稱為異步時序電路。因此，異步時序電路的所有輸出不會同時改變。因此，異步時序電路的大部分輸出與通用時鐘信號的上升沿或下降沿都不同步。

　在異步時序電路中，沒有時鐘信號，只有輸入線可用。因此，異步時序電路是輸入驅(qū)動電路，即輸出變量的狀態(tài)直接響應(yīng)輸入變量的變化而變化。此外，由于輸入到達(dá)之間的時間差，異步電路可能會進(jìn)入錯誤狀態(tài)。這種情況稱為競爭條件。這使得異步時序電路不太可靠。

　三、強(qiáng)調(diào)同步和異步時序電路之間的所有重要區(qū)別

　定義：

　（1）同步時序電路是數(shù)字時序電路，其中對下一代輸出的輸入的反饋由時鐘信號控制。

?。?）異步時序電路是數(shù)字時序電路，其中對下一代輸出的輸入的反饋不受時鐘信號控制。

　內(nèi)存單元：

?。?）在同步時序電路中，用于治理的存儲單元是時鐘觸發(fā)器。

?。?）在異步時序電路的情況下，不帶時鐘的觸發(fā)器或時間延遲用作存儲元件。

　狀態(tài)：

?。?）同步時序電路的狀態(tài)總是可預(yù)測的，因此是可靠的。

?。?）由于輸入到達(dá)之間的時間差，異步電路有可能進(jìn)入錯誤狀態(tài)。這稱為競爭條件。

　復(fù)雜：

?。?）同步時序電路設(shè)計(jì)簡單

?。?）邏輯門之間反饋的存在會導(dǎo)致不穩(wěn)定問題，從而使異步時序電路的設(shè)計(jì)變得困難。

　表現(xiàn)：

?。?）由于時鐘信號到達(dá)電路所有元件的傳播延遲，同步時序電路的運(yùn)行速度較慢

　（2）由于沒有時鐘信號延遲，因此與同步時序電路相比速度更快

　例子：

?。?）同步電路用于計(jì)數(shù)器、移位寄存器、存儲單元。

?。?）異步電路用于低功耗和高速操作，例如簡單的微處理器、數(shù)字信號處理單元以及用于電子郵件應(yīng)用程序、互聯(lián)網(wǎng)訪問和網(wǎng)絡(luò)的通信系統(tǒng)。

　同步時序電路是數(shù)字時序電路，其中對下一代輸出的輸入的反饋受通用時鐘信號控制，而異步時序電路是數(shù)字時序電路，其中對下一代輸出的輸入的反饋不受通用時鐘信號控制。